(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-73046

(43)公開日 平成5年(1993)3月26日


(51)Int.Cl. ⁵ G 1 0 H 1/00 G 0 6 F 3/16 12/04 G 1 0 H 7/00	Z 3 3 0 K 8 5 1 0	庁内整理番号 7350-5H 8323-5B 8841-5B 8622-5H	F I	技術表示簡所
				審査請求 未請求 請求項の数1(全 23 頁)
(21)出願番号	特願平3-157190		(71)出願人	000004075 ヤマハ株式会社
(22)出願日	平成3年(1991)6月2	27 El		静岡県浜松市中沢町10番1号
			(72)発明者	松本 秀
				静岡県浜松市中沢町10番1号 ヤマハ株式 会社内
			(72)発明者	竹内 千史
				静岡県浜松市中沢町10番1号 ヤマハ株式
			(2.27)	会社内
			(74)代理人	弁理士 志賀 正武 (外2名)
·				

(54) 【発明の名称 】 楽音信号演算処理装置

(57)【要約】

【目的】 システム構成に応じて外部に接続するメモリシステムとのデータバス幅を自由に選択・設定し、効率的に楽音処理システムを構成する。

【構成】 DSP3は、上記CPU1からの命令に従ってデータRAM14のデータに対する演算処理を行なうとともに、該データの書込み、読み込み等の制御を行なう。 DSP3は、マイクロプログラム7に記憶されたマイクロプログラムに従って時分割に複数の楽音を生成する。これら楽音に対する信号処理は、例えば、32ビットで行なわれる。この32ビット長のデータは、遅延メモリとして用いられるデータRAM14へ8ビットのデータとして分割して書込まれる。また、記憶されたデータを読み込む際には、分割された8ビットのデータを順次読み込んで32ビット長のデータとして取り込む。この時のデータRAM14に対するアドレスは、データメモリアドレス制御部10によって生成されるとともに、DSP3とデータRAM14との間のデータの授受はデータR/W制御部11によって行なわれる。



【特許請求の範囲】

【請求項 】】 Mビット幅のデータに所定の処理を行な う第1のテータ処理手段と、

Nビット幅(M≧N)のデータに対して所定の処理を行 なう第2のデータ処理手段と.

前記第1のデータ処理手段と前記第2のデータ処理手段 との間に設けられ、前記第1のデータ処理手段において 扱われる前記Mビット幅のデータを分割し、Nビット幅 のデータとして前記第2のデータ処理手段へ順次転送す るとともに、前記第2のデータ処理手段において扱われ 10 る前記Nビット幅のデータを前記分割転送した順に基づ いて前記Mビット幅のデータに再構成して、前記第1の データ処理手段へ転送するデータ幅変換手段と、

前記データ変換手段に対して、前記Mビット幅と前記N ビット幅との値を与えるとともに、前記変換手順を指示 する変換指示手段とを具備することを特徴とする楽音信 号演算処理装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、楽音信号を合成、発 20 音する音源に用いて好適な楽音信号演算処理装置に関す る。

[0002]

【従来の技術】一般に、楽音の合成、発生、音響効果の 付与に際しては、各種の演算処理と相当量のメモリが必 要である。実際に、楽音波形発生装置や、残響などの音 響効果付与装置を構成する際には、メモリ容量、アクセ スタイム等の他、ビット幅構成を十分に吟味する必要が ある。

【0003】例えば、演算処理で扱う楽音波形のデータ を32ビット幅とした楽音波形演算処理装置にメモリを 接続する場合、データの記憶容量を一定とすれば、32 ビット幅のデータバスを持つメモリシステムよりも8ビ ット幅データバス構成のメモリシステムを用いる方が、 バスラインの信号線本数は少なくでき、実装コストを下 げることができる。

【0004】例えば、典型的な実例をあげて説明する。 データビット幅B、データ容量=C=2°として、ビッ ト幅Bおよび(B/a)の2つのメモリシステムを考え ると、ビット幅Bのメモリシステム……データ線B本

:アドレス線n本ビット幅B/aのシステム …… データ線B/a本 :アドレス線n+loq。aとなる。 [0005] 例えば、B=32で、C=1MW=2¹⁰の 場合、32、16、8ビットの3通りのデータ幅のメモ リシステムを考えると、

- ◎32ビット幅 …… データ線=32本+アドレス線 20本=合計52本
- ②16ビット幅 …… データ線-16本+アドレス線 21本=台計37本

22本=台計30本となる。

[0006]

【発明が解決しようとする課題】しかしながら、従来の 楽音信号演算処理装置では、データ幅は固定であり、必 ずこれに合致したメモリシステムを用意しなければなら ず、選択が非常に限定されるという問題を生じる。した がって、処理部とメモリ部との接続仕様(線数など)に も選択の余地がなく、高価なメモリが必要となったり、 線数が多いため、基板面積が大きくなるというシステム 構築上の大きなネックを有していた。

2

【0007】この発明は上述した事情に鑑みてなされた もので、システム構成に応じて外部に接続するメモリシ ステムとのデータバス幅を上述したように、自由に選択 ・設定でき、安価なメモリを用いることができ、データ バスの線数を削減することができるなど、効率的に楽音 処理システムを構成できる楽音信号演算処理装置を提供 することを目的としている。

[0008]

【課題を解決するための手段】上述した問題点を解決す るために、この発明では、Mビット幅のデータに所定の 処理を行なう第1のデータ処理手段と、Nビット幅(M ≥N)のデータに対して所定の処理を行なう第2のデー タ処理手段と、前記第1のデータ処理手段と前記第2の データ処理手段との間に設けられ、前記第1のデータ処 理手段において扱われる前記Mビット幅のデータを分割 し、Nビット幅のデータとして前記第2のデータ処理手 段へ順次転送するとともに、前記第2のデータ処理手段 において扱われる前記Nビット幅のデータを前記分割転 送した順に基づいて前記Mビット幅のデータに再構成し て、前記第1のデータ処理手段へ転送するデータ幅変換 手段と 前記データ変換手段に対して、前記Mビット幅 と前記Nビット幅との値を与えるとともに、前記変換手 順を指示する変換指示手段とを具備することを特徴とす る楽音信号演算処理装置。

[0009]

【作用】変換指示手段の指示に従って、データ幅変換手 段が、第1のデータ処理手段において扱われる前記Mビ ット幅のデータを分割し、Nビット幅のデータとして第 2のテータ処理手段へ順次転送する。また、データ幅変 40 換手段は、前記第2のデータ処理手段において扱われる 前記Nビット幅のデータを前記分割転送した順に基づい て前記Mビット幅のデータに再構成して、前記第1のデ ータ処理手段へ転送する。

[0010]

【実施例】次に図面を参照してこの発明の実施例につい て説明する。図 1 はこの発明の--実施例の構成を示すフ ロック図である。この図において、CPU(中央処理装 置) 1は、DSP(デジタルシグナルブロセッサ)3へ の指示、例えばデータの読み込み/書込み(R/W)に ③ 8ビット幅 …… データ線= 8本+アトレス線 50 閉するタイミングの制御などを行なう。また、メモリ2

には、上記CPU1による制御の際のプログラムや演算 結果などのデータが記憶される。

【0011】次に、DSP3は、自然楽器の発音をシミ ュレートする際の音源を実現する演算回路であり、1/ F (インターフェイス)制御部4、バラメータバッファ 5、データバッファ6、マイクロプログラムメモリ7、 制御部8、信号処理部9、データメモリアドレス制御部 10、データR/W制御部11、データ1/O制御部1 2およびシステムクロック発生部13から構成されてい る。このDSP3は、上記CPU1からの命令に従って 遅延用のメモリ (データRAM14)のアドレス等を算

【0012】1/F制御部4は、CPU1からのDSP 3への指示(データR/W)に関するタイミングの制御 などを行なう。そのための制御信号がパラメータバッフ ァ5、データバッファ6、マイクロプログラムメモリ7 および制御部8へ供給されている。

【0013】パラメータバッファ5は、CPU1からの DSP3の処理動作に関する各種パラメータデータ (詳 上記制御信号に従って所定のタイミングで制御部8へ供 給される。次に、データバッファ6は、DSP3の演算 結果を読み出し、データRAM14ヘデータを書込む際 に、一時的にデータを格納するバッファであり、上記制 御信号に従って所定のタイミングでデータの入出力を行 なう。

【0014】マイクロプログラムメモリ7は、DSP3 の処理手順を示すマイクロブログラムを格納するメモリ であり、所定のタイミングで順次指示を制御部8へ出力 ロブログラムに従った演算処理の指示など全体を制御す る。この制御部8の内部には、マイクロプログラムをア クセスするためのプログラムカウンタ (PC) などが含 まれる。

【0015】次に、信号処理部9は制御部からの指示に 従って各種演算処理を行ない、その際、データRAM1 4のアドレス制御を行なうための各種制御信号を、デー タメモリアドレス制御部10、データR/W制御部]] およびデータ1/0制御部12へ出力する。データメモ リアドレス制御部10は、データRAM14に対してア ドレス信号を発生し、アクセス制御を行なう。

【0016】データR/W制御部]]は、データRAM 14とDSPとの間のデータの入出力制御を行なうとと もに、そのための制御信号をデータメモリアドレス制御 部10へ出力する。また、データ1/O制御部は、制御 部の指示(制御信号)により、DSP3の外部、または 他のシステムとの信号データの入出力制御を行なう。な お、各種データは、図示のデータバスDBを介して行な われる。

【0017】次に、上述したパラメータバッファおよび 50 イトデータレジスタ1]a、セレクタ11bおよびライ

マイクロプログラムについて、図2(a)および(b) を参照して説明する。図2(a)はパラメータバッファ に格納される各種データの構成を示す説明図である。こ の図において、パラメータバッファ5には、パラメータ データとして、順次、RAM MODE、CLR ST ART STEP, CLR END STEP, CLR ST、CLRRNGおよびCLR COMMANDが記 憶されており、CPU1の指示により所定のタイミング で読み出され、出力される。

【0018】上記RAM MODEは、データRAMI 10 4のデータバス幅を設定するための変数データであり、 0、1、2 および3 の値をとる。「0」の場合には、デ ータを32ビットで、かつ、データバスを32ビット (A 10 = 0, A 11 = 0) に設定し、「1」の場合に は、データを32ビットで、かつ、データバスを16ビ ット (A I 0 = 1, A I I = 0) に設定する。また、 「2」の場合には、データを24ビットで、かつ、デー タバスを8ビット(AIO=0, AII=1)に設定 し、「3」の場合には、データを32ビットで、かつ、 細は後述する) が記憶される。このパラメータデータは 20 データバスを8ビット(A10-1, A11-1) に設 定する。

【0019】次に、上記CLR START STEP は、メモリクリアを開始させるマイクロプログラムステ ップ番地を示す。また、CLR END STEPは、 メモリクリアを終了させるマイクロプログラムステップ 番地を示す。さらに、CLRSTはクリアするメモリの 先頭番地を示し、CLRRNGはクリアするメモリ量 CLR COMMANDはメモリクリアの指示を示す。 【0020】また、図2(b)はマイクロブログラムメ する。制御部8は、DSP3の動作タイミングやマイク 30 モリアに格納されるマイクロプログラムを示す説明図で ある。この図において、マイクロプログラムメモリア は、全体で256ステップからなり、順次、マイクロブ ログラムMPO、MP1、MP2およびMP3が記憶さ れる。各々のマイクロプログラムは、1つの楽音を台成 するための楽音発生プログラムであり、この例の場合、 通常、4つの楽音が時分割で台成される。

> 【0021】発音を終了すると、その終了した楽音のマ イクロプログラム領域を、パラメータバッファのCLR START STEP # LUCLR END STE 40 Pで指定し、CLR COMMANDをセットする。C LR COMMANDがセットされると、そのマイクロ プログラム領域が実行されている間は、メモリクリア処 理動作が行なわれ、START STEPとEND S TEP間でDSP3が処理動作している間、メモリクリ ア(メモリRAM14に「0」を書込む処理)が実行さ れる。

【0022】次に、図3は、データR/W制御部11の 構成を示す回路図である。この図において、データR / W制御部 1 1は、データを書込む際のデータ組替えのラ

トデータバッファ 1 1 c と、データを読み込む際のデータ組替えのセレクタ 1 1 d およびリードデータバッファ 1 1 e およびラッチバルス発生部 1 1 f と、これらに対して、データ組替えにおけるデータ分割を円滑に行なうための各種タイミング信号および制御信号を出力するタイミング信号発生部 1 1 g とから構成されている。

【0023】上記タイミング信号発生部11gの詳細な 構成を図4に示す。この図において、タイミング信号発 生部11gは、タイミング発生部11q1とADLBカウ ンタ11q2から構成される。タイミング発生部11q1に 10 は、制御部8からのメモリアクセスシーケンス開始信号 SS、データ書込みに関する命令/処理が実行される際 のメモリ書込み信号WDおよびメモリとの接続形式を指 定するための指定信号AIO、AIIが供給されてい る。また、システムクロックΦ2、制御部8からのアド レス更新指示信号INCがADLB (Address Low Bit s)カウンタ11 q2に供給されている。このADLBカウ ンタ11q2は、アドレス更新指示信号INCに従ってア ドレス下位更新信号AINCOおよびAINC1を生成 し、これらをタイミング発生部 llq1の入力端 lNl, IN2へ供給するとともに、データメモリアドレス制御 部10へ供給する。

【0024】タイミング発生部11qlは、上述した信号に従って、データを保持するためのラッチタイミング信号WDLをライトデータレジスタ11aへ供給し、データ幅を組替えるための組替え選択信号SELO、SEL1はよびSEL2をセレクタ11bへ供給する。また、ライトデータバッファ11cに格納されたデータを出力させるための出力制御信号WDOEをライトデータバッファ11cのOE端子へ供給し、データを保持するためのラッチタイミング信号RDLO、RDL1、RDL2はよびRDL3をリードデータバッファ11eへ供給する。

【0025】次に、図3に示すライトデータレジスタ11aは、8ビット長のレジスタが4段、並列に構成されたものであり、ラッチタイミング信号WDLに従って、データRAM14への書込みデータWDATA(32ビット)を8ビット毎に分割して、上記4段のレジスタ11a1、11a2、11a3および11a4へそれぞれ格納する。

【0026】セレクタ 1 1 bは、データ幅を組替えるための選択手段であり、組替え選択信号 S E L 0、 S E L 1 および S E L 2 に従って上記ライトテータレジスタ 1 1 a のいずれかのレジスタに格納された書込みデータ W D A T A (8 ビット)をライトデータバッファ 1 1 c 3 で または 1 1 c 4 のいずれかへ書き込む。上記ライトデータバッファ 1 1 c は、上記ライトデータレジスタ 1 1 a と同様の構成をしており、出力制御信号 W D O E に従って、レジスタ 1 1 c 1、1 1 c 2、 1 1 c 3 および 1 1 c 4 へ 書込まれた製込みデータ(W D A T A)をデ

ータRAM14へ出力する。

【0027】次に、セレクタ11dは、上記セレクタ11bと同様にデータ幅を組替えるための選択手段であり、セレクタ11d1、11d2および11d3から構成されている。このセレクタ11dは、上述したメモリRAM14との接続形式を指定するための指定信号A10、A11に従って上記メモリRAM14から出力される8ビットのデータDATAを順次リードデータバッファ11eのそれぞれに対応したレジスタへ書き込む。リードデータバッファ11eは、ライトデータバッファ11cと同様に、4段のバッファ11e1、11e2、11e3および11e4から構成されている。このリードデータバッファ11eは、ラッチタイミングRDL0~RDL3に従って、各レシスタへ書込まれたデータDATA(8ビット)を選択的に読み込みデータRDATAとして32ビットのラッチ11hへ出力する。

6

【0028】ラッチバルス発生部11fは、リードデータバッファ11eの各レジスタに8ビットのデータが格納されると、ラッチタイミングRDL0~RDL3に従ってラッチ信号DLCHを上記ラッチ11hへ供給する。ラッチ11hは、ラッチ信号DLCHに従ってリードデータバッファ11eに格納されている8ビットのデータを32ビットのパラレルデータとして読み出し、データバスDBへ出力する。

【0029】次に、図5は、図1に示すデータメモリアドレス制御部10の一部の詳細な構成を示す回路図である。この図において、データメモリアドレス制御部10は、ラッチ(フィリップフロップ)10a、セレクタ10b、10c、加算器10d、ラッチ10eなどから構成されている。

【0030】セレクタ10bは、メモリリフレッシュ期間を示すタイミング信号REFに従って、該タイミング信号REFに従って、該タイミング信号REFが供給されている間は、メモリリフレッシュアドレスREFAを、メモリRAM14をアクセスするための上位アドレスとして選択し、これをラッチ10eへ供給する。一方、タイミング信号REFが供給されていない間は、ラッチ10aに保持されたDSP内部のメモリアドレス1ADR0~IADR19(20ビット)の上位アドレスを、メモリRAM14をアクセスするための上位アドレスとして選択し、これをラッチ10eへ供給する。

【0031】また、セレクタ10cは、上述したメモリとの接続形式の指定信号A10、Allおよびアドレス下位更新信号AINCOおよびAINCIに従って、メモリアドレスIADR0~IADR19(20ビット)の下位アドレスを修飾し、加算器10dの一方の入力端Bへ供給する。

シスタ I I a と同様の構成をしており、出力制御信号W 【0032】上記加算器 I O d の他方の入力端 A には、 DOEに従って、レジスタ I I c1、I I c2、I I c3およ 上記メモリアドレス I A D R O ~ J A D R I 9 (2 O ビ び I I c4へ書込まれた書込みデータ(W D A T A)をデ 50 ット)の下位アドレスがそのまま(アンド回路を介し

て)供給されており、リフレシュ時と通常のアクセス時 とにおける下位アドレスを選択し、これをラッチ10e へ供給する。ラッチ10eは、上述した上位アドレスと 下位アドレスを、システムクロックΦ2に同期させて、 20ピットのアドレスADRS0~ADRS19として メモリRAM14へ出力する。

【0033】次に、図6は、データメモリアドレス制御 部10の一部の回路であり、上述したデータRAMアド レス制御部10におけるリフレッシュアドレスREFA 生成するためのリフレッシュカウンタ部の構成を示す回 路図である。この図において、タイミング発生回路10 fは、システムクロックΦ2と、データRAM14への アクセスがΦ3サイクル期間無いことを示すブランク信 号BRANKとに基づいて、タイミング信号REFを生 成する。また、REFカウンタ10gは、システムクロ ックΦ2と、上記タイミング発生回路 1 O f が生成した 信号RFCUPとに基づいてリフレッシュアドレスRE FAを生成する。

【0034】次に、図7は、データメモリアドレス制御 20 部10の一部の回路であり、メモリRAM14をクリア する際のアドレスを生成するクリアアドレス生成部の構 成を示す回路図である。この図において、AND回路1 0h、ラッチ(フリップフロップ)10i1~10i6なよ び多負入力端を有するAND回路10jは、メモリライ ト信号MW、メモリリード信号MRおよび演算処理部9 からのアドレスデータOPADRS0~OPADRS19 に基づいてメモリRAM14に対するアクセスが3サイ クルの間、無いことを示すブランク信号BRANKを生 成し、これを図6に示すリフレッシュカウンタ部へ供給 30 R0~ LADR 19として図5に示すアドレス出力部へ供 する。

【0035】また、タイミング生成回路10kは、上記 クリア開始指示信号CLEARが供給されると、クロッ クΦに同期させて、メモリクリア開始アドレスロード信 号LOADおよびメモリクリアアドレス更新指示信号C UPを生成し、これらの信号をカウンタ10Lへ供給す る。また、同タイミング生成回路10kは、メモリクリ ア時のメモリライト信号CLRWRTをセレクタ10n1 の一方の入力端へ供給する。また、同様に、メモリクリ 信号としてセレクタ10n1~10n3个供給する。

【0036】また、カウンタ101は、メモリクリア開 始アドレスデータCLRST、メモリクリア開始アドレ スロード信号LOADおよびメモリクリアアドレス更新 指示信号CUPに基づいてクリアアドレスCLADを生 成し、これをセレクタ10n3の一方の入力端へ供給する とともに、排他的NOR回路10pの一方の入力端へ供 給する。また、加算器 10 mは、メモリクリア開始アド レスデータCLRSTおよびメモリクリアレンジ(クリ アするメモリ量)を示すクリアレンジデータCLPRG 50 のタイミングチャートである。

を加算した結果を上記排他的NOR回路10pの他方の 入力端へ供給する。排他的NOR回路10pは、上記ク リアアドレスCLADと加算器10mの加算結果との排 他的論理和をとり、これを否定した後、メモリクリア最 終アドレス検出信号ENDEQとしてタイミング生成回 路10kへ供給する。

【0037】また、セレクタ10nlは、上記メモリクリ アアドレス出力選択信号CLRADRSがハイレベルに なると、メモリライト信号CLRWRTをR/W信号イ およびリフレッシュ期間を示すタイミング信号REFを 10 ンターフェイス部10gへ供給する。一方、メモリクリ アアドレス出力選択信号CLRADRSがローレベルの 場合は、上記メモリライト信号MWをR/W信号インタ ーフェイス部10gへ供給する。

> 【0038】また、セレクタ10n2は、上記メモリクリ アアドレス出力選択信号CLRADRSがハイレベルに なると、ローレベルの信号を上記R/W信号インターフ ェイス部10aへ供給する。一方、メモリクリアアドレ ス出力選択信号CLRADRSがローレベルの場合は、 上記メモリリード信号MRをR/W信号インターフェイ ス部10aへ供給する。

> 【0039】また、セレクタ10n3は、メモリクリアア ドレス出力選択信号CLRADRSがハイレベルになる と、クリアアドレスCLADをラッチ(フリップフロッ プ) 10 i7へ供給する。一方、メモリクリアアドレス出 力選択信号CLRADRSがローレベルの場合は、上記 アドレスデータOPADRS0~OPADRS19をラッ チ10i7へ供給する。ラッチ10i7は、上記クリアアド レスCLADまたは上記アドレスデータOPADRSO ~OPADRS19をDSP内部のメモリアドレスIAD 給する。

【0040】次に、R/W信号インターフェイス部10 qは、メモリリード信号MR、メモリライト信号MWに 基づいてデータメモリライト信号WRITEおよびデー タメモリリード信号READをどう出力するか、その生 成のパターンをプログラムするためのパターンデータR /W PATTERNに従って、上記データメモリライ ト信号WRITEおよびデータメモリリード信号REA Dを生成し、これらを各々、ラッチ10i8、10i9へ供 アアドレス出力選択信号CLRADRSをセレクト制御 40 給する。ラッチ10i8, 10i9は、クロックΦに同期さ せてそれぞれデータメモリライト信号WRITEおよび データメモリリード信号READをメモリRAM14へ 供給する。

> 【0041】次に、上述した構成による楽音信号演算処 理回路の動作について、図8ないし図13を参照して説 明する。

> [32ビット長データ:32ビット幅メモリー図8は3 2ビットのデータを、そのまま分割せずに32ビット幅 のメモリに対して書込み、読み込みを行なう場合の各部

9

【0042】<書込み動作>まず、32ビット長のデー タの書込み動作について説明する。この図において、ク ロックΦおよびその1/2周期のクロックΦ2が図1に 示すシステムクロック発生部13から各部へ出力され る。まず、時刻 t 1において、制御部 8 がメモリアクセ スシーケンス開始信号SSをタイミング信号発生部]] gへ出力し、次に、クロック中2の立上がりエッジのタ イミング (時刻 t 2) で、データバスDBに32ビット の書込みデータWDATAを出力する。タイミング信号 発生部11gは、クロック中2の次の立上がりエッジの タイミング (時刻 t 3) で、ラッチタイミング信号WD Lをハイレベルとする。このラッチタイミング信号WD しがハイレベルとなることで、32ビットの書込みデー タWDATAがライトデータレジスタ11aに8ビット 毎にラッチされるとともに出力される(図示のライトデ ータレジスタ出力を参照)。

【0043】この場合、セレクタ11bに供給されるデ ータ幅の組替え選択のためのセレクト信号SEL0~S EL2は、組替えの必要がないため、ローレベルの状態 をとる。したがって、ライトデータレジスタ11aが出 20 力する書込みデータWDATAは、そのままライトデー タバッファ 1 1 c に供給されて格納される。次に、時刻 t 4において、出力制御信号WDOEがハイレベルとな り、ライトデータバッファ11cに格納されていた上記 書込みデータWDATAがデータバスへ出力される。こ の時、図5に示すアドレス制御部が書込みアドレスを示 すアドレスADRSを出力する。そして、時刻 t 5にお いて、制御部8がメモリRAM14への書込み信号WR ITEをハイレベルにすると(この場合、読み込み信号 スへ出力された書込みデータWDATAがメモリRAM 14へ書込まれる。

【0044】<読み込み動作>次に、読み込み動作につ いて説明する。まず、時刻 t 6において、制御部 8 がメ モリアクセスシーケンス開始信号SSをタイミング信号 発生部11gへ出力し、次に、クロックΦ2の立上がり エッジのタイミング (時刻 t 7) で、図5に示すアドレ ス制御部が読み込みアドレスを示すアドレスADRSを 出力するとともに、制御部8がメモリRAM14への読 み込み信号READをハイレベルにする。読み込み信号 40 READがハイレベルになると、メモリRAM14は、 上記アドレスADRSに従ってデータDATAをデータ バスへ出力する。

【0045】次に、時刻し8において、制御部8がラッ チタイミング信号RDL0~RDL3をハイレベルにす ると、上記データDATAはセレクタ]1dを介して、 リードデータバッファ11eに格納されるとともに、3 2ピットのラッチ11hへ出力される。そして、ラッチ ハルス発生部11fが上記ラッチタイミング信号RDL レベルにし(図示略)、上記リードデータバッファ11 eから出力された32ビット長のデータDATAをラッ チするとともに、データバスDBへ読み込みデータRD ATAとして出力する。

10

【0046】[32ビット長データ:16ビット幅メモ リ(2分割)]次に、図9は32ビットのデータを、2 分割して16ビット幅のメモリに対して書込み、読み込 みを行なう場合の各部のタイミングチャートである。な お、この場合には、図3に示すライトデータバッファ1 1 c とメモリR AM 1 4 との間のデータは 1 6 ビット長 であり、データの書込みの際には、バッファ11c3と1 1 c4とが用いられる。同様に、読み込み側に関しても、 データバスの下位16ビットにのみデータが出力され

【0047】<書込み動作>まず、書込み動作について 説明する。この図において、まず、時刻t1において、 制御部8がメモリアクセスシーケンス開始信号SSをタ イミング信号発生部11gへ出力し、次に、クロックΦ 2の立上がりエッジのタイミング (時刻 t 2) で、データ バスDBに32ビットの書込みデータWDATAを出力 する。また、この時、セレクト制御信号SEL0および SEL1 (からなる2ビット)を「2」とし、さらにセ レクト制御信号SEL2をハイレベルにする。次に、タ イミング信号発生部11gは、クロックΦ2の次の立上 がりエッジのタイミング (時刻 t 3) で、ラッチタイミ ング信号WDLをハイレベルにするとともに、アドレス 下位更新信号AINCOおよびAINC1を「O」とす る。このラッチタイミング信号WDLがハイレベルとな ることで、32ビットの書込みデータWDATAがライ READは、当然、ローレベルである)、上記データバ 30 トデータレジスター1aに8ビット毎にラッチされると ともに出力される(図示のライトデータレジスタ出力を

> 【0048】この場合、セレクタ11bに供給されるデ - タ幅の組替え選択のためのセレクト信号SEL0~S EL2は、上述したような状態をとっているため、ライ トデータレジスタ」Iaが出力する書込みデータWDA TAの上位側の17ビット目~24ビット目の書込みデ ータWDATA16~WDATA23がセレクタ11b2に よって選択され、ライトデータバッファ11cのバッフ ァllc4へ格納される。また、上記書込みデータWD ATAの上位側の25ビット目から32ビット目の書込 みデータWDATA24~WDATA3Iがセレクターしb 1によって選択され、ライトデータバッファ 11 cのバ ッファ 1 1 c 3へ格納される。

【0049】次に、時刻 t 4において、出力制御信号W DOEがハイレベルとなり、ライトデータバッファ 11 cに格納されていた上記書込みデータWDATAがデー タバスへ出力される。この時、図5に示すアドレス制御 部は、アドレス下位更新信号AINC OおよびAINC ○~RDI.3に従ってデータラッチ信号DLCHをハイ 50 l (=共に0)、接続形式の指定信号AlOおよびAl1

(=1、0) 等に基づいて書込みアドレスを示すアドレ スADRSを出力する。この場合、アドレスADRS は、上位ビット側の書込みデータWDATA16~WDA TA31を書込むためのアドレスを示す(図9に示すアド レス (ADRS+0) を参照)。そして、時刻 t 5にお いて、制御部8がメモリRAMI4への書込み信号WR 1 T E をハイレベルにすると(この場合、読み込み信号 READは、当然、ローレベルである)、上記データバ スへ出力された上位ビット側の書込みデータWDATA 16~WDATA 31がメモリRAM 1 4 の所定のアドレス 1.0 へ書込まれる。

11

【0050】また、上述した時刻 t 4では、一旦、ラッ チタイミング信号WDLをローレベルにするとともに、 セレクト信号SELOなよびSEL1を「00」とし、セ レクト信号SEL2をローレベルにする。そして、時刻 し6において、再び、ラッチタイミング信号WDLをハ イレベルにすることで、ライトデータレジスタ11aに よって書込みデータWDATAをラッチするとともに出 力する。この場合、セレクタ11bに供給されるデータ 幅の組替え選択のためのセレクト信号SEL0~SEL 20 2は、上述したような状態をとっているため、ライトデ - タレジスタ1 1 a が出力する書込みデータWDATA の下位側の1ビット目~8ビット目の書込みデータWD ATA0~WDATA7がセレクタⅠⅠЫ2によって選択 され、ライトデータバッファ11cのバッファ11c4 へ格納される。また、上記書込みデータ♥DATAの下 位側の9ビット目から16ビット目の書込みデータWD ATA8~WDATA15がセレクタ11b1によって選択 され、ライトデータバッファ11cのバッファ11c3 へ格納される。

【0051】また、上述した時刻t5では、書込み信号 WRITEとともに、アドレス更新指示信号INCをハ イレベルにするため、時刻 t 5の次のクロックΦ2の立上 がりエッジにおいて図4に示すタイミング信号制御部が 出力するアドレス下位更新信号AINCOおよびAIN Clが「Ol」となる。この結果、書込みアドレスを示 すアドレスADRSは下位側の書込みデータWDATA 0~WDATA15を書込むためのアドレスを示すように なる(図9に示すアドレス(ADRS+1)を参照)。 そして、時刻し6において、制御部8がメモリRAMI 4への書込み信号WR | TEを、再び、ハイレベルにす ると、上記データバスへ出力された下位側の書込みデー タWDATA0~WDATA15がメモリRAM14の所 定のアドレスへ書込まれる。

【0052】<読み込み動作>次に、読み込み動作につ いて説明する。まず、図9に示す時刻 17において、制 御部8がメモリアクセスシーケンス開始信号SSをタイ ミング信号発生部11gへ出力し、次に、クロックΦ2 の立上がりエッジのタイミング (時刻 t 8) で、図5に 示すアドレス制御部が読み込みアドレスを示すアドレス 50 ードデータバッファ11eのバッファ11e4に格納さ

ADRSを出力する。次に、タイミング信号発生部11 gは、クロックΦ2の次の立上がりエッジのタイミング (時刻 t 9) で、アドレス下位更新信号AINCのおよび AINClを「O」とする。

【0053】この時、図5に示すアドレス制御部は、ア ドレス下位更新信号AINCOおよびAINC1(=共 に(1) 接続形式の指定信号A 1 OもよびA 11(=1, 0) 等に基づいて読み込みアドレスを示すアドレスAD RSを出力する。この場合、アドレスADRSは、上位 側の読み込みデータRDATA16~RDATA31を読み 込むためのアドレスを示す(図9に示すアドレス(AD RS+0)を参照)。そして、時刻 t 10において、制御 部8がメモリRAM14への読み込み信号READをハ イレベルにすると、メモリRAM14は、上記アドレス ADRS (アドレス (ADRS+0)) に従ってデータ DATA16~DATA31をデータバスへ出力する。 【0054】次に、時刻 t 12において、制御部8がラッ チタイミング信号R DLOおよびR DL1をローレベ ル、ラッチタイミング信号RDL2およびRDL3をハ イレベルにする。この時、セレクタIIdとメモリRA M14との接続形式の指定信号AIOおよびAI1は、

各々、「1」と10」に設定されているため、上記デー タDATA16~DATA31のうち、データDATA24~ DATA 31は、セレクタ1 1 d 1を介して、リードデー タバッファ 1 1 eのバッファ 1 1 e 1に格納されるとと もにラッチ11hへ出力され、データDATA16~DA TA23は、セレクタ11d2を介して、リードデータバ ッファー」eのバッファーle2に格納されるとともに ラッチ11hへ出力される。

【0055】また、上述した時刻 t 12の1 つ前のタイミ 30 ング (時刻11)では、アドレス更新指示信号 INCがハ イレベルとなり、図4に示すタイミング信号制御部が出 力するアドレス下位更新信号AINC OおよびAINC]が「()]」となる。この結果、書込みアドレスを示す アドレスADRSは下位側の読み込みデータRDATA 0~RDATA15を読み込むためのアドレスを示すよう になる (図9に示すアドレス (ADRS+1)を参 照)。そして、時刻 t 13において、メモリRAM] 4 は、上記アドレスADRS (アドレス (ADRS+ 1))に従ってデータDATA0~DATA15をデータ 40 バスへ出力する。

【0056】次に、時刻t14において、制御部8がラッ チタイミング信号RDLOおよびRDL1をハイレベ ル、ラッチタイミング信号RDL2およびRDL3をロ ーレベルにする。このため、上記データDATAO~D ATA15のうち、データDATA8~DATA15は、セ レクタ11d3を介して、リードデータバッファ11e のバッファ 1 1 e 3に格納されるとともにラッチ 1 1 h へ出力され、データDATA0~DATA7は、直接、リ

れるとともにラッチllhへ出力される。

【0057】そして、ラッチバルス発生部11fが上記ラッチタイミング信号RDL0~RDL3に従ってデータラッチ信号DLCHをハイレベルにし、上記リードデータバッファ11eから出力された32ビット長のデータDATAをラッチするとともに、データバスDBへ読み込みデータRDATAとして出力する。

【0058】 [24ビット長データ:8ビット幅メモリ(3分割)]次に、図10は24ビットのデータを、3分割して8ビット幅のメモリに対して書込み、読み込み 10を行なう場合の各部のタイミングチャートである。なお、この場合には、図3に示すライトデータバッファ11cとメモリRAM14との間のデータは8ビット長であり、データの書込みの際には、バッファ11c4が用いられる。同様に、読み込み側に関しても、データバスの下位8ビットにのみデータが出力される。

【0059】<書込み動作>まず、書込み動作について 説明する。この図において、まず、時刻 t 1において、 制御部8がメモリアクセスシーケンス開始信号SSをタ イミング信号発生部11gへ出力し、次に、クロックΦ 2の立上がりエッジのタイミング (時刻 t 2) で、データ バスDBに24ビットの書込みデータWDATAを出力 する。また、この時、セレクト制御信号SELOおよび SEL1を「2」とする。この場合、セレクト制御信号 SEL2の状態は問わない。次に、タイミング信号発生 部11gは、クロックΦ2の次の立上がりエッジのタイ ミング(時刻 t 3) で、ラッチタイミング信号WDLを ハイレベルにするとともに、アドレス下位更新信号A I NCOおよびAINC1を「O」とする。上記ラッチタ イミング信号WDLがハイレベルとなることで、24ビ ットの書込みデータWDATAがライトデータレジスタ 11aに8ビット毎にラッチされるとともに出力され る。

【0060】この場合、セレクタ11hに供給されるデ ータ幅の組替え選択のためのセレクト信号SELOおよ びSEL1は、上述したような状態をとっているため、 ライトデータレジスタ11aが出力する書込みデータ₩ DATAの上位側の書込みデータWDATA16~WDA TA23がセレクタ11b2によって選択され、ライトデ ータバッファ11cのバッファ11c4へ格納される。 【0061】次に、時刻 t 4において、出力制御信号W DOEがハイレベルとなり、バッファ11c4に格納さ れていた上記書込みデータWDATA16~WDATA23 (図10に示すDATAH) がデータバスへ出力され る。この時、図5に示すアドレス制御部は、アドレス下 位更新信号AINCOおよびAINC1(=共にO). 接続形式の指定信号AI0およびAI1(=1,0)等に 基づいて書込みアドレスを示すアドレスADRSを出力 する。この場合、アドレスADRSは、上位ヒット側の

のアドレスを示す(図10に示すアドレス(ADRS+0)を参照)。そして、時刻t 5において、制御部8がメモリRAM14への書込み信号WR1TEをハイレベルにすると、上記データバスへ出力された上位ビット側の書込みデータWDATA16~WDATA23がメモリRAM14の所定のアドレス(ADRS+0)へ書込まれる。

14

【0062】また、上述した時刻 t 4では、一旦、ラッチタイミング信号WDLをローレベルにするとともに、セレクト信号SEL OおよびSEL1を「1」にする。そして、時刻 t 6において、再び、ラッチタイミング信号WDLをハイレベルにすることで、ライトデータレジスタ11 aによって書込みデータWDATAをラッチするとともに出力する。この場合、セレクタ11 bに供給されるデータ幅の組替え選択のためのセレクト信号SELOおよびSEL1は、「1」であるため、ライトデータレジスタ11 a が出力する書込みデータWDATAの中位側の書込みデータWDATASがセレクタ11 b 2によって選択され、ライトデータバッファ11 c のバッファ11 c 4へ格納される。

【0063】また、上述した時刻 t 5では、書込み信号 WR I T E とともに、アドレス更新指示信号 I N C をハイレベルにするため、時刻 t 5の次のクロック中2の立上がりエッジにおいて図 4 に示すタイミング信号制御部が出力するアドレス下位更新信号 A I N C 0 やよび A I N C 2が「1」となる。

【0064】次に、時刻 t 7においては、出力制御信号 WDOEがハイレベルであるため、バッファ 11 c 4に 格納されていた上記書込みデータWDATA8~WDA TA15(図10に示すDATAM)がデータバスへ出力 される。この時、図5に示すアドレス制御部は、アドレ ス下位更新信号AINC0およびAINC2、接続形式の 指定信号AI0およびAI1(=l,0) 等に基づいて書 込みアドレスを示すアドレスADRSを出力する。この 場合、アドレスADRSは、中位側の書込みデータWD ATA8~WDATA15を書込むためのアドレスを示す (図10に示すアドレス(ADRS+1)を参照)。そ して、時刻 t 8において、制御部 8 がメモリRAM14 への書込み信号WRITEを再びハイレベルにすると、 40 上記データバスへ出力された中位側の書込みデータWD A T A 8~ W D A T A 15がメモリR ∧ M] 4 の所定のア ドレス (ADRS+1) へ書込まれる。

OおよびSEL1は、「O」であるため、ライトデータ レジスタ11aが出力する鸖込みデータWDATAの下 位側の書込みデータWDATA0~WDATA7がセレク タ 1 1 b 2によって選択され、ライトデータバッファ 1 1 cのバッファ11 c4へ格納される。

【0066】また、上述した時刻 t 8では、書込み信号 WRITEとともに、アドレス更新指示信号INCをハ イレベルにするため、次のクロックΦ2の立上がりエッ ジにおいて、タイミング信号制御部が出力するアドレス 下位更新信号AINCのおよびAINClが「2」とな る。次に、時刻 t 10においては、出力制御信号WDOE がハイレベルであるため、バッファ 1 1 c 4 に格納され ていた上記書込みデータWDATA0~WDATA7(図 10に示すDATAL)がデータバスへ出力される。こ の時、図5に示すアドレス制御部は、アドレス下位更新 信号AINCOねよびAINC2、接続形式の指定信号A 10およびA 11(=1,0) 等に基づいて書込みアドレ スを示すアドレスADRSを出力する。この場合、アド レスADRSは、下位側の書込みデータWDATA0~ WDATA7を書込むためのアドレスを示す(図10に 示すアドレス (ADRS+2)を参照)。そして、時刻 † 11において、制御部8がメモリRAM14への書込み 信号WRITEを再びハイレベルにすると、上記データ バスへ出力された下位側の書込みデータWDATA0~ WDATA7がメモリRAM14の所定のアドレス(A DRS+2) へ書込まれる。

【0067】<読み込み動作>次に、読み込み動作につ いて説明する。まず、図10に示す時刻 t 11において、 制御部8がメモリアクセスシーケンス開始信号SSをタ イミング信号発生部11gへ出力し、次に、クロックΦ 30 に格納されるとともにラッチ11hへ出力される。 2の立上がりエッジのタイミング (時刻 t 12) で、図5 に示すアドレス制御部が読み込みアドレスを示すアドレ スADRSを出力する。次に、タイミング信号発生部1 1gは、クロックΦ2の次の立上がりエッジのタイミン グ(時刻 t 13)で、アドレス下位更新信号AINC0お よびAINC1を「0」とする。

【0068】この時、アドレス制御部は、アドレス下位 更新信号AINCOなよびAINC1(=共に0) 接 続形式の指定信号A I OおよびA l 1 (= 1, 0) 等に基 する。この場合、アドレスADRSは、上位側の読み込 みデータRDATA16~RDATA23を読み込むための アドレスを示す(図10に示すアドレス(ADRS+ 0)を参照)。そして、時刻し14において、制御部8が メモリRAM14への読み込み信号READをハイレベ ルにすると、メモリRAM14は、上記アドレスADR S (アドレス (ADRS+0)) に従ってデータDAT A 16~D A T A 23 (図示のD A T A H) をデータバスへ 出力する。

16

チタイミング信号RDL2のみをハイレベルにする。こ の時、セレクタ11dとメモリRAM14との接続形式 の指定信号AIOおよびAIIは、各々、「I」と 「0」に設定されているため(すなわち、「2」に設定 されているため)、上記データDATA16~DATA23 は、セレクタ11 d1~11 d3を介して、リードデータ バッファlleへ供給される。この時、上述したよう に、ラッチタイミング信号RDL2のみがハイレベルで あるため、セレクタ11d2を介して供給された読み込 10 みデータRDATA16~RDATA23がバッファ1 le2に格納されるとともにラッチllhへ出力され

【0070】また、上述した時刻 t 16の1 つ前のタイミ ング (時刻15)では、アドレス更新指示信号 INCがハ イレベルとなり、タイミング信号制御部が出力するアド レス下位更新信号AINCOなよびAINCIが「1」 となる。この結果、読み込みアドレスを示すアドレスA DRSは中位側の読み込みデータRDATA8~RDA TA15を読み込むためのアドレスを示すようになる(図 10に示すアドレス (ADRS+1)を参照)。そし て、時刻 t 17において、メモリRAMI4は、上記アド レスADRS (アドレス (ADRS+1)) に従ってデ ータDATA8~DATA15 (図示のDATAM) をデ ータバスへ出力する。

【0071】次に、時刻t19において、制御部8がラッ チタイミング信号RDL1のみをハイレベルにし、ラッ チタイミング信号RDLOおよびRDL2をローレベル にする。このため、セレクタ11d3を介して供給され たデータDATA8~DATA15だけがバッファ11e3

【0072】また、上述した時刻 t 19の1 つ前のタイミ ング(時刻18)では、アドレス更新指示信号 INCが再 びハイレベルとなり、タイミング信号制御部が出力する アドレス下位更新信号AINC OむよびAINC]が 「2」となる。この結果、読み込みアドレスを示すアド レスADRSは下位側の読み込みデータRDATAO~ RDATA7を読み込むためのアドレスを示すようにな る(図10に示すアドレス(ADRS+2)を参照)。 そして、時刻 t 20Ctおいて、メモリR AM 1 4は、上記 づいて読み込みアドレスを示すアドレスADRSを出力 40 アドレスADRS(アドレス(ADRS+2))に従っ てデータDATA0~DATA7(図示のDATAL)を データバスへ出力する。

> 【0073】次に、時刻t21において、制御部8がラッ チタイミング信号RDLOのみをハイレベルにし、ラッ チタイミング信号RDL1およびRDL2をローレベル にする。このため、メモリRAM14から直接、供給さ れたデータDATAO~DATA7だけがバッファ11e 4に格納されるとともにラッチ11hへ出力される。 【0074】そして、ラッチパルス発生部11fが上記

【0069】次に、時刻 t 16において、制御部8がラッ 50 ラッチタイミング信号RDL0~RDL3に従って、時

刻t22において、データラッチ信号DLCHをハイレベ ルにし、上記リードデータバッファlleから出力され た24ビット長のデータDATAをラッチするととも に、データバスDBへ24ビットの読み込みデータRD ATAとして出力する。

【0075】 [32ビット長データ:8ビット幅メモリ (4分割)]次に、図11は32ビットのデータを、4 分割して8ビット幅のメモリに対して書込み、読み込み を行なう場合の各部のタイミングチャートである。な お、この場合には、図3に示すライトデータバッファ1 1 cとメモリRAM14との間のデータは8ビット長で あり、データの書込みの際には、バッファ 1 1 c4が用い られる。同様に、読み込み側に関しても、データバスの 下位8ビットにのみデータが出力される。

【0076】<書込み動作>まず、書込み動作について 説明する。この図において、まず、時刻し1において、 制御部8がメモリアクセスシーケンス開始信号SSをタ イミング信号発生部11gへ出力し、次に、クロックΦ 2の立上がりエッジのタイミング (時刻 t 2) で、データ バスDBに32ビットの書込みデータWDATAおよび 20 メモリアドレスIADRを出力する。また、この時、セ レクト制御信号SELOおよびSEL1を「3」とす る。この場合、セレクト制御信号SEL2の状態は問わ ない。次に、タイミング信号発生部11gは、クロック Φ2の次の立上がりエッジのタイミング (時刻 t 3) で ラッチタイミング信号WDLをハイレベルにするととも に、アドレス下位更新信号AINCOおよびAINC2 を「0」とする。上記ラッチタイミング信号WDLがハ イレベルとなることで、32ビットの書込みデータWD ATAがライトデータレジスタ11aに8ビット毎にラ ッチされるとともに出力される。

【0077】この場合、セレクタ11bに供給されるデ ータ幅の組替え選択のためのセレクト信号SEL0およ びSEL1は、上述したように「3」であるため、ライ トデータレジスタ11aのレジスタ11a1が出力する 書込みデータWDATAの上位側の書込みデータWDA TA24~WDATA31がセレクタ 1 1 b 2によって選択 され、ライトデータバッファ11cのバッファ11c4 へ格納される。

【0078】次に、時刻 t 4において、出力制御信号W DOEがハイレベルとなり、バッファ11c4に格納さ れていた上記書込みデータWDATA24~WDATA31 (図11に示すDATAH) がデータバスへ出力され る。この時、図5に示すアドレス制御部は、アドレス下 位更新信号 A I N C O および A I N C I (= 共に()) 接続形式の指定信号A 10およびA 11(= 1.0)等に 基づいて書込みアドレスを示すアドレスADRSを出力 する。この場合、アドレスADRSは、上位側の書込み データWDATA24~WDATA31を書込むためのアド

18

参照)。そして、時刻 t 5において、制御部8がメモリ RAM14への書込み信号WRITEをハイレベルにす ると、上記データバスへ出力された上位ビット側の書込 みデータWDATA24~WDATA31がメモリRAM1 4の所定のアドレス (ADRS+0) へ書込まれる。 【0079】また、上述した時刻 t 4では、一旦、ラッ チタイミング信号WDLをローレベルにするとともに、 セレクト信号SELOおよびSEL1を「2」にする。そ して、時刻 t 6において、再び、ラッチタイミング信号 10 **WDLをハイレベルにすることで、ライトデータレジス** タ11aによって書込みデータWDATAをラッチする とともに出力する。この場合、セレクタ11bに供給さ れるデータ幅の組替え選択のためのセレクト信号SEL ○およびSEL1は、「2」であるため、ライトデータ レジスタ11aが出力する書込みデータWDATAの書 込みデータWDATA16~WDATA23がセレクタ11 b2によって選択され、ライトデータバッファ11cの バッファ 1 1 c 4 へ格納される。

【0080】また、上述した時刻 t 5では、書込み信号 WRITEとともに、アドレス更新指示信号INCをハ イレベルにするため、時刻 t 5の次のクロックΦ2の立上 がりエッジ (時刻 t 6) において図4に示すタイミング 信号制御部が出力するアドレス下位更新信号AINC() およびAINC2が「1」となる。

【0081】次に、時刻 t 7においては、出力制御信号 WDOEがハイレベルを維持しているため、バッファ1 1 c 4に格納されていた上記書込みデータWDATA16 ~WDATA23 (図11に示すDATAHM) がデータ バスへ出力される。この時、図5に示すアドレス制御部 30 は、アドレス下位更新信号AINCOおよびAINC2、 接続形式の指定信号AI0およびAI1等に基づいて書込 みアドレスを示すアドレスADRSを出力する。この場 台、アドレスADRSは、書込みデータWDATA16~ WDATA23を書込むためのアドレスを示す(図11に 示すアドレス(ADRS+1)を参照)。そして、時刻 t Sにおいて、制御部8がメモリRAM 14への書込み 信号WRITEを再びハイレベルにすると、上記データ バスへ出力された書込みデータWDATA16~WDAT A23がメモリRAM14の所定のアドレス(ADRS+ 40 1) へ書込まれる。

【0082】また、上述した時刻 17では、一旦、ラッ チタイミング信号WDLをローレベルにするとともに、 セレクト信号SELOおよびSEL1を「1」にする。そ して、時刻 t 9において、再び、ラッチタイミング信号 **WDLをハイレベルにすることで、ライトデータレジス** タ】1aによって書込みデータWDATAをラッチする とともに出力する。この場合、セレクタ11bに供給さ れるデータ幅の組替え選択のためのセレクト信号SEL OおよびSEL1は、「1」であるため、ライトデータ レスを示す(図11に示すアドレス(ADRS 0)を 50 レジスタ11aが出力する書込みデータWDATAの下

位側の書込みデータWDATA15がセレ クター1 b 2によって選択され、ライトデータバッファ 11cのバッファ11c4へ格納される。

【0083】また、上述した時刻 t 8では、書込み信号 WRITEとともに、アドレス更新指示信号INCをハ イレベルにするため、次のクロックΦ2の立上がりエッ シ (時刻 t 9) において、タイミング信号制御部が出力 するアドレス下位更新信号AINCOおよびAINCI が「2」となる。

【0084】次に、時刻 t 10においては、出力制御信号 10 DRS+3) へ書込まれる。 WDOEがハイレベルに保持されているため、バッファ 11c4に格納されていた上記書込みデータWDATA8 ~WDATA15(図11に示すDATALH)がデータ バスへ出力される。この時、図5に示すアドレス制御部 は、アドレス下位更新信号AINCOおよびAINC2 接続形式の指定信号AIOおよびAI1等に基づいて書込 みアドレスを示すアドレスADRSを出力する。この場 合、アドレスADRSは、下位側の書込みデータWDA TA8~WDATA15を書込むためのアドレスを示す (図11に示すアドレス (ADRS+2)を参照)。そ 20 して、時刻 t 11において、制御部8がメモリRAM14 への書込み信号WRITEを再びハイレベルにすると、 上記データバスへ出力された書込みデータWDATAS ~WDATA15がメモリRAM14の所定のアドレス (ADRS+2) へ書込まれる。

【0085】また、上述した時刻 t 10では、一旦、ラッ チタイミング信号WDLをローレベルにするとともに、 セレクト信号SELOなよびSEL1を「O」にする。そ して、時刻 t 12において、再び、ラッチタイミング信号 WDLをハイレベルにすることで、ライトデータレジス タllaによって書込みデータWDATAをラッチする とともに出力する。この場合、ビット幅の組替え選択の ためのセレクト信号SELOおよびSEL1は、「O」 であるため、ライトデータレジスタ11aが出力する書 込みデータ♥DATAの下位側の書込みデータ♥DAT A0~WDATA7がセレクタ 1 1 b 2によって選択さ れ、ライトデータバッファ 1 1 cのバッファ 1 1 c 4へ 格納される。

【0086】また、上述した時刻 t 11では、書込み信号 WRITEとともに、アドレス更新指示信号INCをハ 40 イレベルにするため、次のクロックΦ2の立上がりエッ ジ (時刻 1 12) において、タイミング信号制御部が出力 するアドレス下位更新信号AINCOおよびAINC1 が「3」となる。

【0087】次に、時刻t13においては、出力制御信号 WDOEがハイレベルに保持されているため、バッファ 11 c 4に格納されていた上記書込みデータWDATA0 ~WDATA7(図11に示すDATAL)がデータバ スへ出力される。この時、図5に示すアドレス制御部 は、アドレス下位更新信号AINCOおよびAINC2、

接続形式の指定信号AI0およびAI1等に基づいて書込 みアドレスを示すアドレスADRSを出力する。この場 台、アドレスADRSは、下位側の書込みデータWDA TA0~WDATA7を書込むためのアドレスを示す(図 11に示すアドレス (ADRS+3)を参照)。そし て、時刻 t 14において、制御部8がメモリRAM14へ の書込み信号WRITEを再びハイレベルにすると、上 記データバスへ出力された書込みデータWDATA0~ WDATA7がメモリRAM14の所定のアドレス (A

20

【0088】<読み込み動作>次に、読み込み動作につ いて説明する。まず、図11に示す時刻も15において、 制御部8がメモリアクセスシーケンス開始信号SSをタ イミング発生部11 q1へ出力し、次に、クロックΦ2の 立上がりエッジのタイミング (時刻 t 16) で、図5に示 す制御部8がアドレスIADRを出力する。次に、タイ ミング信号発生部11gは、クロックΦ2の次の立上が りエッジのタイミング (時刻 t 17) で、アドレス下位更 新信号AINCOおよびAINClを「O」とする。

【0089】この時、アドレス制御部は、アドレス下位 更新信号AINCOなよびAINC1(=共に()) 接 続形式の指定信号A I OおよびA I 1 (= 共に I) 等に基 づいてアドレス IADRを修飾して、メモリRAM14 に対する読み込みアドレスを示すアドレスADRSを出 力する。この場合、アドレスADRSは、上位側の読み 込みデータRDATA24~RDATA31を読み込むため のアドレスを示す(図11に示すアドレス(ADRS+ 0)を参照)。そして、時刻 (18において、制御部8が メモリRAM14への読み込み信号READをハイレベ 30 ルにすると、メモリRAM14は、上記アドレスADR S(アドレス(ADRS+0))に従ってデータDATA24 ~DATA31(図示のDATAH)をデータバスへ出力 する。

【0090】次に、時刻 t 19において、制御部8 がラッ チタイミング信号RDL3のみをハイレベルにする。こ の時、セレクター1 dとメモリRAM14との接続形式 の指定信号AIOおよびAIIは、共に「IIに設定さ れているため(すなわち、「3」に設定されているた め)、上記データDATA24~DATA31は、セレクタ 1 1 d 1~ 1 1 d 3を介して、リードデータバッファ 1 1 eへ供給される。この時、上述したように、ラッチタイ ミング信号RDL3のみがハイレベルであるため、セレ クタlld1を介して供給された読み込みデータRDA TA24~RDATA31がバッファ!le1に格納される とともにラッチ11hへ出力される。

【0091】また、上述した時刻 119の1つ前のタイミ ングでは、アドレス更新指示信号INCがハイレベルと なり、タイミング信号制御部が出力するアドレス下位更 新信号AINC0およびAINC2が「1」となる。こ 50 の結果、読み込みアドレスを示すアドレスADRSは読

み込みデータRDATA16~RDATA23を読み込むた めのアドレスを示すようになる(図11に示すアドレス (ADRS+1)を参照)。そして、時刻 t 20におい て、メモリRAM14は、上記アドレスADRS (アド レス(ADRS+1))に従ってデータDATA16~D ATA23(図示のDATAM)をデータバスへ出力す る。次に、時刻 t 21において、制御部8がラッチタイミ ング信号RDL2のみをハイレベルにする。このため、 セレクタ11d2を介して供給されたデータDATA16 ~DATA23だけがバッファ11e2に格納されるとと もにラッチ11hへ出力される。

【0092】また、上述した時刻 t 21の1 つ前のタイミ ングでは、アドレス更新指示信号INCが再びハイレベ ルとなり、タイミング信号制御部が出力するアドレス下 位更新信号AINC OおよびAINC 1が「2」とな る。この結果、読み込みアドレスを示すアドレスADR Sは読み込みデータRDATA8~RDATA15を読み 込むためのアドレスを示すようになる(図11に示すア ドレス (ADRS+2)を参照)。そして、時刻 t 22に おいて、メモリRAM14は、上記アドレスADRS (アドレス(ADRS+2))に従ってデータDATA 8~DATA15(図示のDATAHL)をデータバスへ 出力する。

【0093】次に、時刻t23において、制御部8がラッ チタイミング信号RDL1のみをハイレベルにする。こ のため、セレクタ11d3を介して供給されたデータD ATA8~DATA15だけがバッファ11e3に格納され るとともにラッチ11hへ出力される。

【0094】また、上述した時刻 t 23の1 つ前のタイミ ルとなり、タイミング信号制御部が出力するアドレス下 位更新信号AINCO~AINC2が「3」となる。こ の結果、読み込みアドレスを示すアドレスADRSは読 み込みデータRDATAO~RDATA7を読み込むため のアドレスを示すようになる(図11に示すアドレス (ADRS+3)を参照)。そして、時刻 t 24におい て、メモリRAM14は、上記アドレスADRS(アド レス(ADRS+2))に従ってデータDATA0~D ATA7(図示のDATAHL)をデータバスへ出力す る。

【0095】次に、時刻t25において、制御部8がラッ チタイミング信号RDLOのみをハイレベルにする。 こ のため、メモリRAM14から直接、供給されたデータ DATA0~DATA7だけがバッファ11e4に格納さ れるとともにラッチ11hへ出力される。

【0096】そして、ラッチハルス発生部11fが上記 ラッチタイミング信号RDL0~RDL3に従って、時 刻126において、データラッチ信号DLCHをハイレベ ルにし、上記リードデータバッファ11eから出力され た32ビット長のテータDATAをラッチするととも

に、データバスDBへ32ビットの読み込みデータRD ATAとして出力する。

【0097】[リフレッシュ動作]次に、図12はリフ レッシュ時のアドレス操作動作を説明するためのタイミ ングチャートである。この図において、メモリRAM 1 4へのアクセスがある場合には、時刻 t 1、 t 2、 t 3、 ……において、書込み信号MWまたは読み込み信号MR がクロックΦの1サイクル毎に供給される。この場台、 リフレッシュ動作は行なわれる。

【0098】一方、上記書込み信号MWまたは読み込み 10 信号MRがクロックΦの3サイクルに相当する期間、供 給されない場合には、例えば、図示の時刻 t 4におい て、ブランク信号BRANKがハイレベルとなる。この ブランク信号BRANKは、次の書込み信号MWまたは 読み込み信号MRが供給されるまで(ハイレベルになる まで)、保持される。リフレッシュ動作が行なわれる。 【0099】上記ブランク信号BRANKがハイレベル になると、メモリリフレッシュ期間を示すタイミング信 号REFがハイレベルになる。タイミング信号REFが 20 ハイレベルになると、次のタイミングで、データメモリ アドレス制御部10の図5に示すアドレス出力部は、リ フレッシュアドレスREFAを修飾してアドレスADR Sとして出力する。制御部8およびデータR/W制御部 11は、上記修飾されたアドレスADRSに従ってデー タの読み込みおよび書込みを行なう。

【0100】[メモリクリア動作時のアドレス操作]次 に、図13はメモリクリア動作時のアドレス操作動作を 説明するためのタイミングチャートである。この図にお いて、まず、時刻 t 1にメモリRAM 1 4をクリアする ングでは、アドレス更新指示信号INCが再びハイレベ 30 ためのメモリクリア開始信号CLEARがハイレベルに なる。次に、時刻 t 2において、クリアすべきメモリの 開始アドレスを読み込むメモリクリアスタートアドレス ロード信号LOADがハイレベルになる。メモリクリア スタートアドレスロード信号LOADがハイレベルにな ると、クロックΦ2の次の立上がりエッジ (時刻 t 3) に おいて、クリアを開始するクリアスタートアドレスデー タCLRSTが図7に示すクリアアドレス生成部へ供給 される。

> 【0101】また、同時刻t3において、メモリクリア 40 アトレス出力選択信号CLRADRSおよびメモリクリ ア時のメモリライト信号CLRWRTがハイレベルにな る。そして、データメモリ書込み信号がハイレベルにな る毎に(時刻 t 4. t 5および t 6)、アドレスがインク リメントされながらメモリRAM14 がクリアされてい く。そして、メモリクリア開始信号CLEARが時刻 t 元ないて、ローレベルになると、メモリクリア最終ア ドレス検出信号ENDEQがハイレベルになり、クリア 動作を終了し、同クリア動作を終了したことを示すクリ アエントフラグENDFLGをハイレベルにする。

> 50 【0102】以上のように、本実施例では、DSP内部

における演算等は、32ビットあるいは24ビットのままで行ない、メモリRAM14には、32ビットから8ビットまでのデータ幅を有するメモリを用いることができる。この結果、バスラインの本数を少なくでき、実装コストを下げることができる。

[0103]

【発明の効果】以上、説明したように、この発明によれば、変換指示手段の指示に従って、データ幅変換手段が、第1のデータ処理手段において扱われる前記Mビット幅のデータを分割し、Nビット幅のデータとして第2のデータ処理手段において扱われる前記Nビット幅のデータ処理手段において扱われる前記Nビット幅のデータ処理手段において扱われる前記Nビット幅のデータに再構成して、前記第1のデータ処理手段へ転送するようにしたため、システム構成に応して外部に接続するメモリシステムとのデータバス幅を上述したように、自由に選択・設定でき、安価なメモリを用いることができ、データバスの線数を削減することができるなど、効率的に楽音処理システムを構成できるという利点が得られる。

【図面の簡単な説明】

【図1】 本発明の一実施例の構成を示すブロック図である。

【図2】 (a) はパラメータパッファに格納される各種データの構成を示す説明図であり、(b) はマイクロプログラムメモリ7に格納されるマイクロプログラムを示す説明図である。

【図3】 図1に示すデータR/W制御部11の構成を示す回路図である。

【図4】 タイミング信号発生部1]gの詳細な構成を 30 3……DSP(第1のデータ処理手段)、8……制御部示す回路図である。 (変換指示手段) 14……データRAM(第2のデー

【図5】 図1に示すデータメモリアドレス制御部10 の一部の詳細な構成を示す回路図である。 * 【図6】 データメモリアドレス制御部 10の一部の回路であり、上述したデータRAMアドレス制御部 10におけるリフレッシュアドレスREFAおよびリフレッシュ期間を示すタイミング信号REFを生成するためのリフレッシュカウンタ部の構成を示す回路図である。

24

【図7】 データメモリアドレス制御部10の一部の回路であり、メモリRAM14をクリアする際のアドレスを生成するクリアアドレス生成部の構成を示す回路図である。

0 【図8】 同実施例において、32ビットのデータを、 そのまま分割せずに32ビット幅のメモリに対して書込み、読み込みを行なう場合の各部のタイミングチャート である。

【図9】 同実施例において、32ビットのデータを、2分割して16ビット幅のメモリに対して書込み、読み込みを行なう場合の各部のタイミングチャートである。【図10】 同実施例において、24ビットのデータを、3分割して8ビット幅のメモリに対して書込み、読み込みを行なう場合の各部のタイミングチャートである。

【図11】 同実施例において、32ビットのデータを、4分割して8ビット幅のメモリに対して書込み、読み込みを行なう場合の各部のタイミングチャートである。


【図12】 リフレッシュ時のアドレス操作動作を説明 するためのタイミングチャートである。

【図13】 メモリクリア動作時のアドレス操作動作を 説明するためのタイミングチャートである。


【符号の説明】

3……DSP(第1のデータ処理手段)、8……制御部 (変換指示手段)、14……データRAM(第2のデータ処理手段)、11……データR/W制御部(データ幅 変換手段)。


【図6】



【図1】








[図2]

(a)


(b)

パラメータバッファ


RAM MODE				
CLR START STEP				
CLR END STEP				
CLR ST				
CLR RNG				
CLR COMMAND				




【図13】



[図3]




.




注) ADLB=Address Low Bits


【図5】




(図7)




[図8]




【図9】





[図11]



THIS PAGE LEFT BLANK